特許
J-GLOBAL ID:200903044519682691

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 伊東 忠彦 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平4-161386
公開番号(公開出願番号):特開平6-005778
出願日: 1992年06月19日
公開日(公表日): 1994年01月14日
要約:
【要約】【目的】 本発明は複数の半導体チップを立体的に配置する半導体装置に関し、絶縁性、放熱性、接合強度を向上させ、各半導体チップの位置合せを容易にすることを目的とする。【構成】 半導体チップ22を構成する基板24の素子領域表面に電極25が形成され、該電極25上に金属バンプ23が設けられる。一方、裏面には任意にパターニングされた配線部及び電極パッド28a,28bが形成された配線層26が形成される。そして、一の半導体チップ22裏面に形成された配線層26の電極28aに、他の半導体チップ22表面の電極25に形成された金属バンプ23を接合させて順次積み重ねて構成する。
請求項(抜粋):
表面に所定数の電極(25)が形成された半導体チップ(22)が、所定数3次元に配置されてパッケージングされる半導体装置において、前記半導体チップ(22)の裏面に絶縁層を介在させて、所定数の内部接続用及び外部接続用の電極パッド(28a,28b)と所定パターンの配線部とを備えた配線層(26)が形成され、該外部接続用の電極パッド(28b)に外部接続手段(29)を設けると共に、該半導体チップ(22)表面の前記電極(25)に接続手段(23)を設け、一つの該半導体チップ(22)の裏面の該内部接続用の電極パッド(28a)に、他の該半導体チップ(22)における該接続手段(23)を接続して所定数積み重ねることを特徴とする半導体装置。
IPC (5件):
H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 23/52 ,  H01L 27/00 301
FI (2件):
H01L 25/08 B ,  H01L 23/52 C

前のページに戻る