特許
J-GLOBAL ID：200903044594060027
保護装置の制御回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
大菅 義之
公報種別：公開公報
出願番号（国際出願番号）：特願平8-252840
公開番号（公開出願番号）：特開平10-105422
出願日： 1996年09月25日
公開日（公表日）： 1998年04月24日
要約：
【要約】【課題】 マイクロプロセッサの動作が異常のときでも制御信号を適正に出力できるようにすることである。【解決手段】 CPU1の出力は第1のスイッチに接続されている。CPU1は、共通メモリ8にCPU5により書き込まれるカウント値を読み出し、カウント値が変化しなければ、CPU5の動作が異常となったものと判定する。CPU5の異常を検出すると、CPU1はリセット信号を出力し、CPU5をリセット状態にする。リセット時にCPU5の出力はハイレベルとなるように設定されているの、第1のスイッチの制御端子にハイレベルの信号が与えられ第1のスイッチがオン状態となる。これにより、CPU1の出力信号がスイッチ3を介して外部に出力される。
請求項（抜粋）：
データを記憶する記憶手段と、入力信号に対して所定の処理を行ってその結果を外部に出力する出力端子を有すると共に、前記記憶手段に第1のデータを書き込む第1のマイクロプロセッサと、前記第1のマイクロプロセッサの出力端子に直列に接続された第1のスイッチ手段と、前記記憶手段に第2のデータを書き込と共に、前記第1のデータから前記第1のマイクロプロセッサが正常に動作しているか否かを判定し、その判定結果に基づいて前記第1のスイッチ手段をオン、オフする第2のマイクロプロセッサと、を備えることを特徴とする保護装置の制御回路。
IPC (6件)：
G06F 11/20 310
, G05B 9/03
, G06F 11/00 350
, G06F 11/14 310
, G06F 11/30
, H02H 3/05
G06F 11/20 310 B
, G05B 9/03
, G06F 11/00 350 F
, G06F 11/14 310 L
, G06F 11/30 F
, H02H 3/05 F
