特許

J-GLOBAL ID：200903044615923527

乱数発生回路を有する半導体装置

発明者： 田切 宏和
出願人/特許権者： ローム株式会社
代理人 (1件)： 佐野 静夫
公報種別：公開公報
出願番号（国際出願番号）：特願平10-120757
公開番号（公開出願番号）：特開平11-312078
出願日： 1998年04月30日
公開日（公表日）： 1999年11月09日
要約：

【要約】【課題】 カウンタ構成の乱数発生回路を有する半導体装置であって、電源投入直後に乱数を使用する回路によって読み出される乱数の値が常に同一となることがないようにした半導体装置を提供する。【解決手段】 入力クロックに同期して所定系列の乱数を出力する乱数発生回路4を有する半導体装置において、乱数発生回路4については、電源投入後、初期化することなく、さらに、クロックが不安定な状態で、動作を開始させるようにする。

請求項（抜粋）：

半導体集積回路を同期動作させるためのクロック信号を発生する発振回路と、前記半導体集積回路の論理状態を確定させるためのリセット信号を発生する初期化回路と、前記クロック信号に同期して所定系列の乱数を発生する乱数発生回路とを有する半導体装置であって、前記乱数発生回路は、前記リセット信号で初期化されることがないとともに、前記発振回路の動作が不安定な状態でも前記クロック信号が入力されるように構成されていることを特徴とする半導体装置。

IPC (2件)：

G06F 7/58 ,  G06F 1/04 301

FI (2件)：

G06F 7/58 A ,  G06F 1/04 301 A

引用特許：

審査官引用 (2件)

• PNパターン発生回路
  公報種別：公開公報   出願番号：特願平4-046702   出願人：富士通株式会社
• 特開昭58-101515