特許

J-GLOBAL ID：200903044645162067

スタティック形半導体メモリ

発明者： 柴田 信太郎
出願人/特許権者： 日本電信電話株式会社
代理人 (1件)： 長尾 常明
公報種別：公開公報
出願番号（国際出願番号）：特願平8-079317
公開番号（公開出願番号）：特開平9-245480
出願日： 1996年03月08日
公開日（公表日）： 1997年09月19日
要約：

【要約】【課題】 スタンバイ状態での消費電力を増大させることなくメモリセルからのデータ読み出し動作を高速化する。【解決手段】 メモリセル1のインバータ3、4の記憶節点のデータを読み出すべきビット線BL1、*BL1に、当該メモリセル1を選択するワード線WL1で制御される低閾値電圧のトランジスタQ3、Q4を接続すると共に、該トランジスタQ3、Q4に直列に前記インバータ3、4のデータで制御されるドライブトランジスタQ5、Q6を接続し、該トランジスタQ5、Q6を高閾値電圧のトランジスタQ7を介して接地する。

請求項（抜粋）：

高閾値電圧のMOSトランジスタを用いたインバータを交差接続して構成したフリップフロップと、該フリップフロップの一対の記憶節点と第1の一対のビット線との間に接続され第1のワード線の電位により制御される高閾値電圧の一対の第1の選択MOSトランジスタとからなるメモリセルを具備するスタティック形半導体メモリにおいて、低閾値電圧の第2の一対の選択MOSトランジスタおよび低閾値電圧の一対のドライブMOSトランジスタを前記メモリセルに追加すると共に、疑似電源線および該疑似電源線と接地間に接続される高閾値電圧のスイッチMOSトランジスタを設け、前記第2の一対の選択MOSトランジスタの各々を、前記第1の一対のビット線の各々と前記一対のドライブMOSトランジスタの各々との間に接続すると共に前記第1のワード線の電位により制御し、前記一対のドライブMOSトランジスタの各々を、前記第2の一対の選択MOSトランジスタの各々と前記疑似接地線との間に接続すると共に前記フリップフロップの各々の記憶節点の電位により制御し、前記高閾値電圧のスイッチMOSトランジスタを前記メモリセルが選択されるとき導通させるようにした、ことを特徴とするスタティック形半導体メモリ。