特許

J-GLOBAL ID：200903044657022279

半導体装置、その製造方法及びその製造装置

発明者： 久都内 知恵 ,  林 慎一郎 ,  長野 能久 ,  十代 勇治
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-337592
公開番号（公開出願番号）：特開2001-358314
出願日： 2000年11月06日
公開日（公表日）： 2001年12月26日
要約：

【要約】【課題】 容量素子の上に形成されるオゾンTEOS膜の特性を向上させる。【解決手段】 半導体基板100上に形成された絶縁膜103の上に、容量下部電極104、容量絶縁膜105及び容量上部電極106からなる容量素子を形成した後、容量素子を覆うシリコン酸化膜からなる第1の保護膜107を堆積する。絶縁膜103及び第1の保護膜107の上に第1の配線層110を形成した後、第1の配線層110及び第1の保護膜107の上に下地酸化膜111を堆積する。次に、オゾン濃度が相対的に低い第1のオゾンTEOS法により、下地酸化膜111の上に第1のオゾンTEOS膜112を成長させた後、オゾン濃度が相対的に高い第2のオゾンTEOS法により、第1のオゾンTEOS膜112の上に第2のオゾンTEOS膜113を成長させる。

請求項（抜粋）：

半導体基板上に順次形成された、容量下部電極、高誘電体膜又は強誘電体膜からなる容量絶縁膜及び容量上部電極からなる容量素子と、前記半導体基板上に、前記容量素子を覆うように形成された保護膜と、前記保護膜の上に、オゾン濃度が相対的に低い第1のオゾンTEOS法により形成され、膜中の水分が相対的に多い第1のオゾンTEOS膜と、前記第1のオゾンTEOS膜の上に、オゾン濃度が相対的に高い第2のオゾンTEOS法により形成され、膜中の水分が相対的に少ない第2のオゾンTEOS膜とを備えていることを特徴とする半導体装置。

IPC (10件)：

H01L 27/105 ,  H01L 21/316 ,  H01L 21/318 ,  H01L 21/768 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8234 ,  H01L 27/06 ,  H01L 27/108 ,  H01L 21/8242

FI (8件)：

H01L 21/316 X ,  H01L 21/318 A ,  H01L 27/10 444 B ,  H01L 21/90 M ,  H01L 27/04 C ,  H01L 27/06 102 A ,  H01L 27/10 621 Z ,  H01L 27/10 651

Fターム (69件)：

5F033HH08 ,  5F033HH18 ,  5F033HH33 ,  5F033JJ01 ,  5F033JJ08 ,  5F033JJ18 ,  5F033JJ33 ,  5F033KK01 ,  5F033MM05 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033QQ09 ,  5F033QQ14 ,  5F033QQ15 ,  5F033QQ37 ,  5F033QQ74 ,  5F033QQ90 ,  5F033RR04 ,  5F033RR06 ,  5F033RR13 ,  5F033RR14 ,  5F033RR15 ,  5F033SS01 ,  5F033SS04 ,  5F033SS12 ,  5F033TT02 ,  5F033VV10 ,  5F033VV16 ,  5F033WW00 ,  5F033WW03 ,  5F033WW04 ,  5F033WW06 ,  5F033XX02 ,  5F033XX12 ,  5F033XX19 ,  5F038AC05 ,  5F038AC15 ,  5F038AC17 ,  5F038AC18 ,  5F038EZ14 ,  5F048AA01 ,  5F048AB01 ,  5F048AC10 ,  5F048BA01 ,  5F048BB05 ,  5F048BF00 ,  5F048BF07 ,  5F048BF11 ,  5F058BA09 ,  5F058BD02 ,  5F058BD04 ,  5F058BD10 ,  5F058BF02 ,  5F058BF25 ,  5F058BF29 ,  5F058BF74 ,  5F058BH16 ,  5F083AD21 ,  5F083FR02 ,  5F083JA06 ,  5F083JA17 ,  5F083JA36 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA56 ,  5F083KA20 ,  5F083PR33

引用特許：

審査官引用 (6件)

• 半導体装置の構造およびその製造方法
  公報種別：公開公報   出願番号：特願平9-161125   出願人：日本電気株式会社
• 半導体メモリ素子
  公報種別：公開公報   出願番号：特願平9-202789   出願人：シャープ株式会社
• 絶縁膜の形成方法
  公報種別：公開公報   出願番号：特願平4-051651   出願人：川崎製鉄株式会社
• 半導体集積回路の製造方法及びその製造装置
  公報種別：公開公報   出願番号：特願平5-132855   出願人：新日本製鐵株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平10-176444   出願人：松下電子工業株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平10-216649   出願人：株式会社東芝