アクティブマトリクス基板及びその製造方法

発明者： , , , , , , ,
出願人/特許権者：
代理人 (1件)：加藤朝道
公報種別：公開公報
出願番号（国際出願番号）：特願2000-308262
公開番号（公開出願番号）：特開2001-196595
出願日： 2000年10月06日
公開日（公表日）： 2001年07月19日
要約：

【要約】【課題】ゲート電極、ドレイン電極及び画素電極が互いに絶縁膜によって層間分離されたチャネル保護型のアクティブマトリクス基板を4枚のマスクで形成することができるアクティブマトリクス基板及びその製造方法の提供。【解決手段】透明絶縁基板上にゲート電極層とゲート絶縁膜とa-Si層とが、同一形状に加工されて、ゲート電極層102及びTFT領域が形成され、その上層に形成された第1のパッシベーション膜105を介して、ドレイン電極層106が形成され、その上層に形成された第2のパッシベーション膜107には、第1及び第2のパッシベーション膜を貫通する開口と、第2のパッシベーション膜を貫通する開口部とを有し、最上層に配設されるITO膜108によって接続配線層が形成されると共に、画素電極には、ゲート電極と同層に形成された電極層とで第1及び第2のパッシベーション膜を挟みこんだ蓄積容量部が設けられる。

請求項（抜粋）：

絶縁性基板上に、ゲート電極層とゲート絶縁膜とアモルファスシリコン半導体層とが、基板の法線方向から見て、略重なるように堆積された積層体を成して、ゲート電極とゲート配線と薄膜トランジスタ領域とが形成され、前記積層体を覆う第1のパッシベーション膜を介して、ドレイン配線が形成され、前記ドレイン配線及び前記第1のパッシベーション膜の上層に第2のパッシベーション膜が形成されており、前記第1のパッシベーション膜と前記第2のパッシベーション膜とを貫通し、前記アモルファスシリコン半導体層に到達するソース/ドレイン開口部と、前記第2のパッシベーション膜を貫通し、前記ドレイン配線に到達する開口部とを有し、前記第2のパッシベーション膜上に配設される画素電極膜によって、前記開口部を介して接続される配線層が形成されている、ことを特徴とするアクティブマトリクス基板。

IPC (6件)：

H01L 29/786 , H01L 21/336 , G02F 1/1345 , G02F 1/1368 , G09F 9/00 338 , G09F 9/30 338

FI (7件)：

G02F 1/1345 , G09F 9/00 338 , G09F 9/30 338 , H01L 29/78 612 D , G02F 1/136 500 , H01L 29/78 619 A , H01L 29/78 627 C

前のページに戻る