特許

J-GLOBAL ID：200903044659738247

半導体装置およびその製造方法

発明者： 根本 道生 ,  上野 勝典
出願人/特許権者： 富士電機デバイステクノロジー株式会社
代理人 (1件)： 酒井 昭徳
公報種別：公開公報
出願番号（国際出願番号）：特願2003-160056
公開番号（公開出願番号）：特開2004-363328
出願日： 2003年06月04日
公開日（公表日）： 2004年12月24日
要約：

【課題】IGBTとFWDを同一半導体チップに集積した半導体装置を容易に製造すること。【解決手段】スクライブ領域54にのみ、ウェハー表面側から不純物を拡散させて深いカソード領域32を形成した後、ウェハー裏面を研削してその研削面にカソード領域32を露出させる。そして、研削したウェハー裏面にコレクタ領域23を形成した後、裏面電極42を形成することによって、カソード領域32を裏面電極42にオーミック接触させる。そして、ダイシングによって個々の半導体チップ10に切り離すことによって、カソード領域32がチップ側面に表裏に貫通し、かつアノード領域31がエッジ部14を挟んで設けられたFWD部12を、IGBT部11と一体化させた構成の半導体装置が得られる。【選択図】 図2

請求項（抜粋）：

第1導電型の高比抵抗ドリフト層を有する半導体基板、前記半導体基板の第1の主面側に選択的に設けられた第2導電型の高濃度チャネル領域、前記チャネル領域内に選択的に設けられた第1導電型の高濃度ソース領域、前記半導体基板の第1の主面側に設けられたゲート絶縁膜およびゲート電極を備えた絶縁ゲート部、前記チャネル領域と前記ソース領域の両方に電気的に接続するエミッタ電極、前記半導体基板の第2の主面側に設けられた第2導電型の高濃度コレクタ領域、および前記コレクタ領域に電気的に接続するコレクタ電極を備えた絶縁ゲート型バイポーラトランジスタ部と、 前記半導体基板の第1の主面側に設けられ、かつ前記エミッタ電極に電気的に接続する第2導電型の高濃度アノード領域、および前記半導体基板のチップ側面に沿って設けられ、かつ前記コレクタ電極に電気的に接続する第1導電型の高濃度カソード領域を備えた還流用ダイオード部と、 前記アノード領域と前記カソード領域との間に電界強度を緩和するために設けられた電界緩和部と、 が同一半導体チップに設けられていることを特徴とする半導体装置。

IPC (3件)：

H01L29/78 ,  H01L21/329 ,  H01L21/336

FI (7件)：

H01L29/78 657D ,  H01L29/78 652G ,  H01L29/78 652N ,  H01L29/78 653A ,  H01L29/78 655G ,  H01L29/78 658A ,  H01L29/91 A