特許

J-GLOBAL ID：200903044667599817

チップ配列方法

発明者： 下別府 祐三 ,  坂口 三幸
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-235040
公開番号（公開出願番号）：特開平6-084976
出願日： 1992年09月03日
公開日（公表日）： 1994年03月25日
要約：

【要約】【目的】 本発明は,ICの選別工程に用いるチップ配列方法に関し, チップのコレット吸着の際のチップの躍りや,吸着ミス,チップ表面傷の発生を防止することを目的とする。【構成】 チップ3を突き上げピン4により粘着テープ2の裏側から突き上げて, コレット5にチップ3を真空吸着する工程と, コレット5の真空吸着を一旦止めて, 真空吸着されたチップ3をコレット5より開放し, 突き上げピン4上に静置する工程と, チップ3を突き上げピン4により粘着テープ2の裏側から突き上げて, 再びコレット5にチップ3を真空吸着する工程とを含むように構成する。

請求項（抜粋）：

フレーム(1) に貼られた粘着テープ(2) 上のフルカットダイシングされたチップ(3) を該粘着テープ(2) の裏側から複数の突き上げピン(4)にて突き上げ, 該チップ(3) 上に位置するチップより少なくとも大きいサイズのコレット(5) にて真空吸着し, 該チップ(3) を所定の場所に配列するチップ配列方法において,該チップ(3) を該突き上げピン(4) により該粘着テープ(2) の裏側から突き上げて, 該チップ(3) を該コレット(5) に真空吸着する工程と,該コレット(5) の真空吸着を一旦止めて, 真空吸着された該チップ(3) を該コレット(5) より開放し, 該突き上げピン(4) 上に静置する工程と,該チップ(3) を該突き上げピン(4) により該粘着テープ(2) の裏側から突き上げて, 再び該チップ(3) を該コレット(5) に真空吸着する工程とを含むことを特徴とするチップ配列方法。

IPC (3件)：

H01L 21/52 ,  H01L 21/68 ,  H01L 21/78