特許
J-GLOBAL ID：200903044669030609
プロセッサ二重化システムの同期制御方式
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-107905
公開番号（公開出願番号）：特開平6-324901
出願日： 1993年05月10日
公開日（公表日）： 1994年11月25日
要約：
【要約】【目的】本発明は、リセット直後の内部資源の状態や初期化手順とは無関係に初期化後の動作が一意に決まるプロセッサを使用したプロセッサ二重化構成による同期動作を可能とすることにある。【構成】プロセッサA1aとプロセッサB1bの出力を比較回路3において比較することで、プロセッサ内部障害を出力不一致として検出するプロセッサ二重化構成において、リセット12後、プロセッサA1aとB1bにて実行されるソフトウェアにより出力不一致検出を無効とした状態で、プロセッサA1aとB1bが同時に並行して初期化処理30を行うことにより、プロセッサA1aとB1bの内部資源を一致させた後、再びリセット12によりプロセッサA1aとB1bをクロックに同期してリセットし、以後プロセッサA1aとB1bにて実行されるソフトウェアにより出力不一致検出を可能とした状態でプロセッサA1aとB1bにクロック同期の同一動作を開始させる。
請求項（抜粋）：
同一動作を行う2つのプロセッサにより構成され、その出力を比較することでプロセッサ内部障害を出力不一致として検出する様に制御されるプロセッサ二重化システムにおいて、システム初期立ち上げ時や出力不一致検出後の再同期化時等の同期動作開始時に、前記2つのプロセッサに同一初期化命令列を実行させることで該2つのプロセッサの内部資源を一致させる第一の手段と、ソフトウェア制御により前記2つのプロセッサに同時に同期化信号を入力し同期動作を開始させることができる第二の手段と、第一の手段と第二の手段に無関係に任意の時点で前記2つのプロセッサにて実行されるソフトウェアにより、該2つのプロセッサの出力不一致検出可否の制御を行う手段とを有することを特徴とするプロセッサ二重化システムの同期制御方式。
IPC (2件)：
G06F 11/18 310
, G06F 15/16 460
