特許

J-GLOBAL ID：200903044702835669

半導体記憶装置

発明者： 宮本 博司 ,  諸岡 毅一 ,  古谷 清広 ,  菊田 繁
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平5-228676
公開番号（公開出願番号）：特開平7-085653
出願日： 1993年09月14日
公開日（公表日）： 1995年03月31日
要約：

【要約】 (修正有)【構成】 メモリセルアレイにおいて、データ線をブロックごとに設けられた副データ線と、各ブロックに共通の主データ線の階層構成とし、行アドレスにより同時に選択されるブロックに属する副データ線の内、列アドレスによって選択される副データ線だけをビット線と接続する。【効果】 副データ線長を短くできるため浮遊容量が小さくなり、読み出しおよび書き込みが高速化されると共に、副データを選択的に動作させることができるため、副データ線の充電に要する電力を低消費電力化することができ、ひいては半導体記憶装置全体の消費電力を低減できる。

請求項（抜粋）：

複数のビット線対と、複数のワード線と、前記ビット線のいずれかおよび前記ワード線のいずれかに接続される複数のメモリセルと、前記ビット線対に接続されるセンスアンプと、前記ワード線と平行に配置され第1のスイッチを介して前記ビット線対と接続される第1のデータ線対と、前記ビット線と平行に配置され第2のスイッチを介して前記第1のデータ線対と接続されると共に増幅回路に接続される第2のデータ線対を有するブロックを複数備え、行アドレスにより同時に選択される前記複数のブロックに属する複数の前記第1のデータ線対の内、1対または複数対の第1のデータ線対が列アドレスにより選択的にビット線対に接続されることを特徴とする半導体記憶装置。

引用特許：

審査官引用 (3件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平4-203717   出願人：三菱電機株式会社
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平3-212140   出願人：三菱電機エンジニアリング株式会社, 三菱電機株式会社
• 特開平4-362592