特許
J-GLOBAL ID：200903044717634562
キャッシュメモリ制御方法
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平5-122191
公開番号（公開出願番号）：特開平6-309231
出願日： 1993年04月27日
公開日（公表日）： 1994年11月04日
要約：
【要約】【構成】 ライトバック方式のキャッシュメモリにおいて、キャッシュメモリからデータを追い出すためのメインメモリへの書き戻し処理とは別に、キャッシュメモリのデータをメインメモリに書き戻すだけのための書き戻し処理を設ける。この処理は、先ずキャッシュメモリの一つのエントリのデータがダーティであるか否かを判定し、ダーティであった場合はそのデータをメインメモリに書き戻す。そして、書き戻しが正常終了し、かつキャッシュメモリ上のデータが変化していないことを確認し、キャッシュ状態をクリーンとする。一方、この処理中に他のアクセス手段からバスの占有要求があった場合、当該処理は放棄される。【効果】 キャッシュメモリからメインメモリへのトラフィックが減少し、システム全体の性能を向上させることができる。
請求項（抜粋）：
キャッシュメモリにメインメモリからデータが読込まれる際に、当該キャッシュメモリから追い出されるデータと、このデータに対応する前記メインメモリのデータとが一致しない場合、当該データを、前記キャッシュメモリと前記メインメモリが接続される共有バスを介して前記メインメモリに書き戻すキャッシュメモリ制御方法において、前記共有バスが空いている場合、前記キャッシュメモリからのデータ追い出し時における書き戻し処理とは別に、前記メインメモリのデータと一致していない前記キャッシュメモリのデータを書き戻すだけの自律的書き戻し処理を行い、前記自律的書き戻し処理の実行中に、他のアクセス手段から前記共有バスの占有要求が生じた場合は、前記自律的書き戻し処理を中断することを特徴とするキャッシュメモリ制御方法。
IPC (2件)：
G06F 12/08 310
, G06F 12/08
