特許
J-GLOBAL ID:200903044750784472

表面実装型電子デバイス、絶縁基板母材、絶縁基板、及びこれらの製造方法

発明者:
出願人/特許権者:
代理人 (1件): 鈴木 均
公報種別:公開公報
出願番号(国際出願番号):特願2003-081130
公開番号(公開出願番号):特開2004-112751
出願日: 2003年03月24日
公開日(公表日): 2004年04月08日
要約:
【課題】各絶縁基板領域の底部に実装電極を備えると共に、各絶縁基板領域表面に配線パターンを形成した絶縁基板母材を用いたバッチ処理により、個々の絶縁基板上に要調整部品等の電子部品を搭載した表面実装型電子デバイスを製造する際に、要調整部品に対する特性測定、データ入力等の調整作業を絶縁基板母材分割前に効率的に行うことができるとともに、各絶縁基板領域周縁に形成する側部凹所(貫通穴)の個数を低減しながらも、調整用の配線パターン数を必要数だけ確保する。【解決手段】底部に実装電極3を備えると共に表面に配線パターン4を備え且つ外側面に設けた側部凹所5内に少なくとも一つの側部電極6を備えた絶縁基板2と、該絶縁基板表面に搭載された電子部品21、22、23と、を備えた表面実装型電子デバイスにおいて、側部凹所内に設けた側部電極は、側部凹所よりも狭い幅を有している。【選択図】 図1
請求項(抜粋):
底部に実装電極を備えると共に外側面に設けた側部凹所内に少なくとも一つの側部電極を備えた絶縁基板と、該絶縁基板表面に搭載された電子部品と、を備えた表面実装型電子デバイスにおいて、 前記側部凹所内に設けた側部電極は、側部凹所よりも狭い幅を有していることを特徴とする表面実装型電子デバイス。
IPC (8件):
H03H9/02 ,  H01L25/10 ,  H01L25/18 ,  H03B5/32 ,  H03H3/04 ,  H05K1/11 ,  H05K3/00 ,  H05K3/40
FI (10件):
H03H9/02 A ,  H03H9/02 K ,  H03H9/02 M ,  H03B5/32 E ,  H03B5/32 H ,  H03H3/04 B ,  H05K1/11 F ,  H05K3/00 X ,  H05K3/40 D ,  H01L25/10 Z
Fターム (28件):
5E317AA07 ,  5E317BB04 ,  5E317BB16 ,  5E317CC22 ,  5E317CD21 ,  5E317CD32 ,  5E317GG07 ,  5E317GG16 ,  5J079AA04 ,  5J079BA53 ,  5J079HA06 ,  5J079HA25 ,  5J079HA30 ,  5J108AA02 ,  5J108BB02 ,  5J108CC04 ,  5J108EE03 ,  5J108EE04 ,  5J108EE07 ,  5J108FF01 ,  5J108GG03 ,  5J108HH04 ,  5J108JJ01 ,  5J108JJ04 ,  5J108KK02 ,  5J108KK07 ,  5J108NB02 ,  5J108NB06

前のページに戻る