特許
J-GLOBAL ID：200903044752269230
半導体集積回路の設計方法
発明者：
出願人/特許権者：
代理人 (1件)：
長谷川 芳樹 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-344896
公開番号（公開出願番号）：特開平5-175468
出願日： 1991年12月26日
公開日（公表日）： 1993年07月13日
要約：
【要約】【目的】 半導体基板上に複数の基本論理回路セルが規則的に配置されたコア領域と、このコア領域を周回する電源配線リングと、その外周に配置された入出力用セル部とを有する半導体集積回路の設計効率を上げる。【構成】 予め基本論理回路セル3、入出力用セル1および電源配線20を含めて単位ブロック化した複数種の基本レイアウトパターンをライブラリとして用意しておき、これらの基本レイアウトパターンを組み合わせ配置することによりコア領域、電源配線リングおよび入出力用セル部を形成する。
請求項（抜粋）：
半導体基板上に複数の基本論理回路セルが規則的に配置されたコア領域と、このコア領域を周回する電源配線リングと、その外周に配置された入出力用セル部とを有する半導体集積回路の設計において、予め基本論理回路セル、入出力用セルおよび電源配線を含めて単位ブロック化した複数種の基本レイアウトパターンをライブラリとして用意しておき、これらの基本レイアウトパターンを組み合わせ配置することによりコア領域、電源配線リングおよび入出力用セル部を形成することを特徴とする半導体集積回路の設計方法。
IPC (2件)：
前のページに戻る
