特許

J-GLOBAL ID：200903044752711014

半導体装置の製造方法

発明者： 的場 義久
出願人/特許権者： ソニー株式会社
代理人 (1件)： 土屋 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平9-190650
公開番号（公開出願番号）：特開平11-026398
出願日： 1997年07月01日
公開日（公表日）： 1999年01月29日
要約：

【要約】【課題】 半導体基体の露出面及び配線のパターンの半導体膜の上面に半導体と金属との化合物膜を自己整合的に形成し、半導体基体に対するコンタクト孔も配線に対して自己整合的に形成する。【解決手段】 SiN膜35、Ti膜34及び多結晶Si膜33をゲート電極のパターンに加工し、SiN膜37から成る側壁スペーサを形成し、Ti膜41を形成して、Tiシリサイド膜42、43を形成する。Tiシリサイド膜42がSiN膜35で覆われているので、SiN膜35、37をストッパにしたエッチングでコンタクト孔45を形成すれば、コンタクト孔45がゲート電極上にまで広がっても、Tiシリサイド膜42が露出しない。

請求項（抜粋）：

半導体膜と第1の金属膜と第1の絶縁膜とを半導体基体上に順次に積層させる工程と、前記第1の絶縁膜、前記第1の金属膜及び前記半導体膜を配線のパターンに加工する工程と、前記配線のパターンの前記半導体膜、前記第1の金属膜及び前記第1の絶縁膜の側面に第2の絶縁膜から成る側壁スペーサを形成する工程と、前記側壁スペーサを形成した後に前記半導体基体上に第2の金属膜を形成する工程と、前記半導体膜と前記第1の金属膜とを化合反応させて前記半導体膜の上面に第1の化合物膜を形成すると共に、前記半導体基体と前記第2の金属膜とを化合反応させて前記半導体基体の露出面に第2の化合物膜を形成する工程とを具備することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/28 301 ,  H01L 21/3065 ,  H01L 29/78 ,  H01L 21/336

FI (3件)：

H01L 21/28 301 T ,  H01L 21/302 J ,  H01L 29/78 301 P