特許
J-GLOBAL ID:200903044755278990
半導体装置
発明者:
,
,
,
,
出願人/特許権者:
,
代理人 (1件):
▲角▼谷 浩
公報種別:公開公報
出願番号(国際出願番号):特願2006-265388
公開番号(公開出願番号):特開2008-085190
出願日: 2006年09月28日
公開日(公表日): 2008年04月10日
要約:
【課題】従来の半導体装置では、ショットキーバリアダイオードのカソード領域でのシート抵抗値が低減し難いという問題があった。【解決手段】本発明の半導体装置では、N型の単結晶シリコン基板2上にN型のエピタキシャル層3が形成されている。エピタキシャル層3には、基板2に達するようにトレンチ6、7が形成され、トレンチ6、7は導電性金属15、16により埋設されている。そして、トレンチ6、7内の導電性金属15、16はカソード領域の電流経路として用いられる。この構造により、ショットキーバリアダイオード1のカソード領域でのシート抵抗値が低減される。【選択図】図1
請求項(抜粋):
カソード領域として用いられる半導体層と、
前記半導体層の一主面側に形成されたカソード電極と、
前記半導体層の一主面側にショットキー接合するショットキーバリア用金属層と、
前記ショットキーバリア用金属層と接続するアノード電極とを有し、
前記半導体層には前記一主面側からトレンチが形成され、前記トレンチは導電性金属により埋設され、前記導電性金属は前記カソード電極と接続していることを特徴とする半導体装置。
IPC (4件):
H01L 29/47
, H01L 29/872
, H01L 29/41
, H01L 29/861
FI (3件):
H01L29/48 F
, H01L29/44 L
, H01L29/91 C
Fターム (19件):
4M104AA01
, 4M104BB02
, 4M104BB04
, 4M104BB14
, 4M104BB20
, 4M104BB21
, 4M104BB22
, 4M104BB25
, 4M104BB26
, 4M104BB27
, 4M104BB28
, 4M104CC01
, 4M104DD19
, 4M104FF02
, 4M104FF27
, 4M104FF35
, 4M104GG02
, 4M104GG03
, 4M104HH16
引用特許:
前のページに戻る