特許
J-GLOBAL ID:200903044757173304
タイマ回路
発明者:
出願人/特許権者:
代理人 (1件):
森 哲也 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-137067
公開番号(公開出願番号):特開平11-326559
出願日: 1998年05月19日
公開日(公表日): 1999年11月26日
要約:
【要約】【課題】 電源電圧の変動にかかわらず安定したタイマ時間を得るのに好適なタイマ回路を提供する。【解決手段】 電源電圧VDDの増加につれて発振信号の周期が短縮するリングオシレータ10と、電源電圧VDDの増加につれてタイマ時間が伸長するアナログタイマ40と、アナログタイマ40からの出力信号に基づいてカウントを開始してリングオシレータ10からの発振信号の振幅数を所定数までカウントするリプルカウンタ70と、を備える。
請求項(抜粋):
基準時から所定時間が経過したことを検出するタイマ回路であって、基準時からタイムアウトするまでの第1のタイマ時間が電源電圧の増加につれて伸長する第1の回路と、基準時からタイムアウトするまでの第2のタイマ時間が前記電源電圧の増加につれて短縮する第2の回路と、を備え、前記第1のタイマ時間と前記第2のタイマ時間とを加えた値に基づいて、前記所定時間が経過したことを検出するようになっていることを特徴とするタイマ回路。
IPC (2件):
G04F 3/00 301
, G04G 3/00
FI (2件):
G04F 3/00 301 Z
, G04G 3/00 F
前のページに戻る