特許

J-GLOBAL ID：200903044760394320

半導体装置の接続孔形成方法

発明者： 白岩 利章
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平9-000390
公開番号（公開出願番号）：特開平10-199971
出願日： 1997年01月06日
公開日（公表日）： 1998年07月31日
要約：

【要約】【課題】 メタル配線に接続孔を形成する際、合わせずれが生じても工程の増加を抑えて良好なメタル配線を形成する。【解決手段】 絶縁膜1上に前記配線パタ-ン2を形成した後、全面に第1層間絶縁膜3を形成する工程と、前記第1層間絶縁膜3上にエッチング停止層4を形成する工程と、前記配線パタ-ン2から外れた部分のエッチング停止層を残し、配線パタ-ン上方に突出する凸部のエッチング停止層を除去して表面を平坦化する工程と、全面に第2層間絶縁膜5を形成する工程と、レジストパタ-ン6をマスクとして前記第2層間絶縁膜5を開口して前記配線パタ-ン2に達する接続孔7を形成する工程を有する。

請求項（抜粋）：

絶縁膜上に形成された配線パタ-ン上に、接続孔を形成する半導体装置の接続孔形成方法であって、前記絶縁膜上に配線パタ-ンを形成した後、この配線パタ-ンを被覆するように全面に第1層間絶縁膜を形成する工程と、前記第1層間絶縁膜上全面にエッチングを停止するためのエッチング停止層を形成する工程と、前記配線パタ-ンから外れた部分のエッチング停止層を残し、配線パタ-ン上方に突出する凸部のエッチング停止層を除去して表面を平坦化する工程と、全面に第2層間絶縁膜を形成する工程と、レジストパタ-ンをマスクとして前記第2層間絶縁膜を開口して前記配線パタ-ンに達する接続孔を形成する工程を有することを特徴とする半導体装置の接続孔形成方法。