特許
J-GLOBAL ID：200903044788388589
ミリ波またはマイクロ波ICのレイアウト設計方法及びレイアウト設計装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-341712
公開番号（公開出願番号）：特開平6-163698
出願日： 1992年11月26日
公開日（公表日）： 1994年06月10日
要約：
【要約】【目的】 高価なメモリが不要で、レイアウトを最適化する際の処理速度を高速化できるCADシステムを用いたレイアト設計方法とレイアウト設計装置を提供する。【構成】 設計すべきICを構成する回路素子のそれぞれを、各素子毎にその面積及び寸法が電気的データとなる2次元平面上閉じた図形でもってCRTディスプレイ上に表示し、これら図形の辺同士を接続して設計すべきICの回路構成と同様の回路構成からなる模擬ICを作成し、CRTディスプレイ上で模擬IC全体の面積ができるだけ小さくなり、且つ、該模擬ICの電気特性が所望の電気特性となるように、該模擬ICを構成する図形の大きさ(寸法)及びレイアウトを最適化した後、この最適化された模擬ICのレイアウトデータを図形演算処理してIC製造用のマスクパターンを作成する。
請求項（抜粋）：
CADシステムを用いたミリ波またはマイクロ波ICのレイアウト設計方法であって、設計すべきICを構成する種々の集中定数回路素子と分布定数伝送線路のそれぞれを、その面積並びに寸法が電気的データとなる2次元平面上閉じた図形でもってCRTディスプレイ上に表示するステップと、CRTディスプレイ上に表示された図形間を、その辺同士を重ね合わせることで接続し、上記設計すべきICと同様の回路構成に接続された2次元平面上閉じた図形の集合体からなる模擬ICを形成するステップと、上記模擬ICの回路シミュレーションを行い、このシミュレーション結果に応じて、上記該模擬ICが所望の電気特性となるように上記種々の集中定数回路素子と分布定数伝送線路のそれぞれを表す各図形の面積並びに寸法を最適化するステップと、上記模擬IC全体の面積ができるだけ小さくなり、且つ、その電気特性が所望の電気特性となるように、上記種々の集中定数回路素子と分布定数伝送線路のそれぞれを表す各図形の配置と上記分布定数伝送線路を表す図形の形状を最適化して上記模擬ICのレイアウトを完成するステップと、上記模擬ICのレイアウトデータを、上記設計すべきICを実際に製造する際の製造プロセスに応じて定義されたデザインルールに基づいて図形演算し、IC製造用のマスクパターンを作成するステップとからなることを特徴とするミリ波またはマイクロ波ICチップのレイアウト設計方法。
IPC (3件)：
H01L 21/82
, G06F 15/60 370
, H01L 27/04
H01L 21/82 C
, H01L 21/82 D
