特許
J-GLOBAL ID:200903044797825533

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 高橋 敬四郎
公報種別:公開公報
出願番号(国際出願番号):特願平6-199639
公開番号(公開出願番号):特開平8-045912
出願日: 1994年08月24日
公開日(公表日): 1996年02月16日
要約:
【要約】【目的】 絶縁膜を貫通して半導体基板表面に達するコンタクト孔の形成を含む半導体装置の製造方法に関し、コンタクト孔形成用の絶縁膜のパターニングを含み、工程が簡略化された半導体装置の製造方法を提供することを目的とする。【構成】 この方法は、シリコン基板上に絶縁膜を形成する工程と、前記絶縁膜上にレジストパターンを形成するマスク工程と、前記レジストパターンをエッチングマスクとして絶縁膜をエッチングし、シリコン基板の表面を露出するエッチ工程と、前記レジストパターンのアッシングと前記露出したシリコン基板の表面層のエッチングを同時に行なうアッシング/エッチング工程とを含む。アッシング/エッチング工程を初め高温で後低温で行なってもよい。
請求項(抜粋):
シリコン基板上に絶縁膜を形成する工程と、前記絶縁膜上にレジストパターンを形成するマスク工程と、前記レジストパターンをエッチングマスクとして絶縁膜をエッチングし、シリコン基板の表面を露出するエッチ工程と、前記レジストパターンのアッシングと前記露出したシリコン基板の表面層のエッチングを同時に行なうアッシング/エッチング工程とを含む半導体装置の製造方法。
IPC (2件):
H01L 21/3065 ,  H01L 21/28
FI (3件):
H01L 21/302 N ,  H01L 21/302 F ,  H01L 21/302 H
引用特許:
出願人引用 (4件)
  • 特開昭57-114235
  • 特開昭56-122129
  • 特開平2-077125
全件表示
審査官引用 (6件)
  • 特開昭57-114235
  • 特開昭57-114235
  • 特開昭56-122129
全件表示

前のページに戻る