特許
J-GLOBAL ID:200903044831951802

半導体記憶装置のキャパシタ及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 清水 守 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平6-022411
公開番号(公開出願番号):特開平7-235611
出願日: 1994年02月21日
公開日(公表日): 1995年09月05日
要約:
【要約】【目的】 ストレージ電極をコンパクトに、しかも低段差で、十分な表面積が得られる優れた半導体記憶装置のキャパシタ及びその製造方法を提供することを目的とする。【構成】 基板上に形成される直方体の電極6と、この電極6の両側に形成され、不純物がドープされる多結晶シリコン膜からなり、表面に凹凸が形成される、垂直部10aとこれに接続され前記基板に沿って外方に延びる水平部10bと、前記電極6の表面に凹凸が形成される上面部6aとを有するストレージ電極11と、このストレージ電極11の表面に形成されるキャパシタ絶縁膜12と、このキャパシタ絶縁膜12上に形成されるセルプレート13とを設ける。
請求項(抜粋):
(a)基板上に形成される直方体の電極と、(b)該電極の両側に形成され、不純物がドープされる多結晶シリコン膜からなり、表面に凹凸が形成される、垂直部とこれに接続され前記基板に沿って外方に延びる水平部と、前記電極の表面に凹凸が形成される上面部とを有するストレージ電極と、(c)該ストレージ電極の表面に形成されるキャパシタ絶縁膜と、(d)該キャパシタ絶縁膜上に形成されるセルプレートとを具備する半導体記憶装置のキャパシタ。
IPC (4件):
H01L 21/8242 ,  H01L 27/108 ,  H01L 27/04 ,  H01L 21/822
FI (2件):
H01L 27/10 325 C ,  H01L 27/04 C

前のページに戻る