特許
J-GLOBAL ID：200903044850119999
LSIテスト回路
発明者：
出願人/特許権者：
代理人 (1件)：
金倉 喬二
公報種別：公開公報
出願番号（国際出願番号）：特願平8-078058
公開番号（公開出願番号）：特開平9-269356
出願日： 1996年04月01日
公開日（公表日）： 1997年10月14日
要約：
【要約】【課題】 LSIテスタの最高検査可能周波数が、その検査対象のLSIの動作周波数よりも低い場合であっても、対象となる高速のLSIの検査を実行可能とすることを課題とする。【解決手段】 テスト対象となるLSI11を、該LSI11のテストを行うLSIテスタ12に接続するLSIテスト回路において、LSI11の出力信号周波数を低下させる周波数低減手段13を介在させることとした。
請求項（抜粋）：
テスト対象となるLSIを、該LSIのテストを行うLSIテスタに接続するLSIテスト回路において、LSIの出力信号周波数を低下させる周波数低減手段を介在させることを特徴とするLSIテスト回路。
FI (2件)：
G01R 31/28 M
, G01R 31/28 V
