特許

J-GLOBAL ID：200903044890713923

マルチプロセツサシステム

発明者： 上田 徹
出願人/特許権者： シヤープ株式会社
代理人 (1件)： 深見 久郎
公報種別：公開公報
出願番号（国際出願番号）：特願平3-218213
公開番号（公開出願番号）：特開平5-054008
出願日： 1991年08月29日
公開日（公表日）： 1993年03月05日
要約：

【要約】【目的】 この発明の目的は、処理プログラムステップを増大させることなく、プロセッサ相互にその局所メモリを任意にアクセスして処理速度および処理能力を上昇させることのできるマルチプロセッサシステムを提供することである。【構成】 マルチプロセッサシステム1は、複数のプロセッサPEiを含み、各プロセッサPEiは独自にアクセス可能な局所メモリ3iをそれぞれ備える。そして設定される並列度に応じてメモリアクセス処理するプロセッサPEiが、メモリアクセス処理しないプロセッサPEiの局所メモリを参照できるように局所メモリ3iの動的再配置をして、各プロセッサPEiについてアクセス可能なメモリ空間をプログラム変更することなく拡張できるように構成される。

請求項（抜粋）：

同一バスを介して並列接続される少なくとも2個以上のプロセッサを有し、各プロセッサは並列に処理をするマルチプロセッサシステムであって、前記プロセッサのそれぞれは、前記同一バスが接続される演算手段と、記憶手段と、バス切換手段と、前記バス切換手段を介して、前記記憶手段と、隣接する一方のプロセッサの前記バス切換手段とを接続する第1のバスと、前記演算手段と前記バス切換手段とを接続する第2のバスと、前記バス切換手段と、隣接する他方のプロセッサの前記バス切換手段とを接続する第3のバスとを備え、前記演算手段は、さらに予め内部に記憶される、該プロセッサを一意に特定する特定データおよび並列度データに基づいてバスの切換信号を導出する信号導出手段を備え、前記バス切換手段は、さらに前記信号導出手段によって導出された前記切換信号に基づいて前記第2および第3バスのいずれか1つを選択して前記第1バスに接続するバス選択手段を備え、前記並列度データは、前記記憶手段を並列にアクセスする前記プロセッサの数を特定するデータである、マルチプロセッサシステム。