特許
J-GLOBAL ID：200903044898773453
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
小池 晃 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-278024
公開番号（公開出願番号）：特開平5-121283
出願日： 1991年10月24日
公開日（公表日）： 1993年05月18日
要約：
【要約】【目的】 貼り合わせられた一対のシリコン基板の間の電気的な接続を有効に行って、3次元的な素子を製造する。【構成】 一方のシリコン基板1上のコンタクトホール5から突出する形状のプラグ層7を形成し、プラグ層7の周囲を絶縁膜8や導電膜9で埋めた後、そのプラグ層7の頭部が臨むような研削面10を形成する。次いで、その研削面10を貼り合わせ面として他のシリコン基板11を貼り合わせ、貼り合わせた基板側のコンタクトホールに所要の配線層を前記プラグ層7と接続するように設けることで、3次元的に接続された素子が形成される。
請求項（抜粋）：
一の半導体基板上に素子を形成した後、該素子を被覆する絶縁膜に形成されたコンタクトホールから突出する形状のプラグ層を形成し、次いで、そのプラグ層の周囲を絶縁膜で被覆した後に表面を平面化し、その平面化された表面に他の半導体基板を貼り合わせた後、該他の半導体基板を薄膜化し、次いで前記プラグ層と接続するためのコンタクトホールに配線層を設けることを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/02
, H01L 21/90
, H01L 27/12
