特許
J-GLOBAL ID：200903044901274471
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-209033
公開番号（公開出願番号）：特開平5-054640
出願日： 1991年08月21日
公開日（公表日）： 1993年03月05日
要約：
【要約】【目的】バーン・イン・テストにおける全メモリセリに対する動作確認を確実に行い製品の品質を保証し、かつ高速化をはかる。【構成】外部からの複数の制御信号が所定のレベル関係になったっとき1パルスの判定信号Φを発生するモード・判定回路11を設ける。この判定信号Φによりすべてのビット線BLをデータ入出力線と接続する一括選択回路12を設ける。
請求項（抜粋）：
行方向,列方向にマトリクス状に配列された複数のメモリセル、これらメモリセルを行方向に所定の単位で選択状態とする複数のワード線、及び前記複数のメモリセルの所定の単位の列方向のメモリセルとそれぞれ接続し選択状態のメモリセルのデータを伝達する複数のビット線を備えたメモリセルアレイと、データ入出力バスと、前記複数のビット線のうちの所定のビット線を選択して前記データ入出力バスに接続するビット線選択回路と、外部からの複数の制御信号が予め設定されたレベル関係にあるとき所定のパルス幅の判定信号を発生するモード判定回路と、前記判定信号により前記複数のビット線を全て前記データ入出力バスに接続する一括選択手段とを有することを特徴とする半導体記憶装置。
IPC (3件)：
G11C 11/401
, G01R 31/318
, G11C 29/00 303
G11C 11/34 371 A
, G01R 31/28 B
