半導体装置の製造方法

発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平8-201414
公開番号（公開出願番号）：特開平10-050819
出願日： 1996年07月31日
公開日（公表日）： 1998年02月20日
要約：

【要約】【課題】 MOSトランジスタ形成プロセスのイオン注入工程数を減らしてスループットを向上させ、チャネル領域の重金属汚染を低減させる。【解決手段】 PBL(Polysilicon Buffered LOCOS)法により素子分離領域8を形成した後、選択酸化マスク7を残したまま、nMOS形成領域へはホウ素(B+ )、pMOS形成領域へは砒素(As+ )をそれぞれイオン注入し、素子分離領域8の直下へのチャネル・ストップ層10a,11aの形成と、活性領域内への短チャネル効果抑制層10b,11bの形成とを同時に行う。このように形成深さの大きく異なる不純物拡散層が1回のイオン注入で同時に形成できるのは、活性領域におけるイオンの実質的な飛程が選択酸化マスク7の膜厚分だけ差し引かれているからである。選択酸化マスク7はまた、重金属汚染物質をトラップする役割も果たす。

請求項（抜粋）：

選択酸化法により半導体基板上に形成される素子分離領域で規定される活性領域にMIS型半導体装置を形成する半導体装置の製造方法であって、半導体基板上に形成された選択酸化マスクを介して該半導体基板を酸化することにより素子分離領域を形成する第1工程と、前記選択酸化マスクを残したまま、前記活性領域の導電型と同じ導電型の不純物のイオン注入を行うことにより、前記活性領域内への短チャネル効果抑制層の形成と、前記素子分離領域の直下へのチャネル・ストップ層の形成とを同時に行う第2工程と、前記選択酸化マスクを除去する第3工程とを有する半導体装置の製造方法。

IPC (4件)：

H01L 21/76 , H01L 21/265 , H01L 21/316 , H01L 27/08 331

FI (4件)：

H01L 21/76 S , H01L 27/08 331 B , H01L 21/265 H , H01L 21/94 A

前のページに戻る