特許

J-GLOBAL ID：200903044942235430

半導体基板の製造方法

発明者： 山田 康徳
出願人/特許権者： 住友シチックス株式会社
代理人 (1件)： 森 道雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-185105
公開番号（公開出願番号）：特開平11-031670
出願日： 1997年07月10日
公開日（公表日）： 1999年02月02日
要約：

【要約】【目的】製造プロセスに平面研削工程を採用した場合であっても、高精度で平坦度および平行度に優れたウェハが製造できる。【構成】(1)スライス工程と、面取り工程と、平面研削工程とを経て所定の表面仕上げを行う製造方法であって、前記の平面研削工程前にウェハを片面当たり1μm以上加工するラッピング加工を実施する半導体基板の製造方法。(2)スライス工程と、面取り工程と、平面研削工程とを経て所定の表面仕上げを行う製造方法であって、前記の平面研削工程では両面同時に平面研削加工を実施する半導体基板の製造方法。上記(2)の製造方法においては、上記の平面研削工程でウェハの片面当たり1μm以上を両面同時に平面研削加工ののち、ウェハの片面ごとに平面研削加工を実施するのとが望ましい。(3)スライス工程と、面取り工程と、平面研削工程とを経て所定の表面仕上げを行う製造方法であって、前記の平面研削工程では低圧吸着によってウェハの片面ごとに平面研削加工を実施する半導体基板の製造方法。

請求項（抜粋）：

単結晶インゴットをスライスして薄円板状のウェハに切断するスライス工程と、切断されたウェハの外周面を面取り加工する面取り工程と、切断されたウェハを研削する平面研削工程とを経て鏡面研磨、洗浄の所定の表面仕上げを行う半導体基板の製造方法であって、前記の平面研削工程前にウェハを片面当たり1μm以上研磨するラッピング加工を実施することを特徴とする半導体基板の製造方法。