特許

J-GLOBAL ID：200903044947495359

半導体素子の製造方法

発明者： 田井 香織 ,  原田 裕介
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平9-218392
公開番号（公開出願番号）：特開平11-067694
出願日： 1997年08月13日
公開日（公表日）： 1999年03月09日
要約：

【要約】【課題】 チタンシリサイドを形成した後、800°C程度の高温熱処理を加えると、チタンシリサイドが凝集を起こして抵抗が急激に上昇する。【解決手段】 拡散層(シリコン層)14上に形成した選択エッチング層16を覆う状態に層間絶縁膜18を形成し、その層間絶縁膜18に、選択エッチング層16に通じるコンタクトホール19を形成する。次いで熱工程を行った後、選択エッチング層16を除去する。続いて選択エッチング層16を除去した部分に化学的気相成長法によってCVDチタンシリサイド層(シリサイド層)21を形成するという工程を備えた半導体素子の製造方法である。

請求項（抜粋）：

シリコン層上に形成した選択エッチング層を覆う状態に絶縁膜を形成した後、該選択エッチング層に通じるコンタクトホールを該絶縁膜に形成する工程と、熱工程を行った後、前記選択エッチング層を除去する工程と、前記選択エッチング層を除去した部分に化学的気相成長法によってシリサイド層を形成する工程とを備えたことを特徴とする半導体素子の製造方法。

IPC (4件)：

H01L 21/285 301 ,  H01L 21/285 ,  H01L 21/3205 ,  H01L 21/768

FI (4件)：

H01L 21/285 301 T ,  H01L 21/285 301 R ,  H01L 21/88 N ,  H01L 21/90 C