特許

J-GLOBAL ID：200903044951945318

半導体装置の製造方法

発明者： 野間 崇
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 安富 耕二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-262165
公開番号（公開出願番号）：特開平11-008299
出願日： 1997年09月26日
公開日（公表日）： 1999年01月12日
要約：

【要約】【課題】 配線膜上にビアコンタクト孔を形成する際に、ミスアライメントが発生したとしても下地の膜へのコンタクト孔の突き抜けを防止する。【解決手段】 層間絶縁膜1上に下層の配線膜2を形成した後に、該配線膜2の側壁部にシリコン窒化膜から成るサイドウォールスペーサ膜5を形成する。次に、前記基板全面にプラズマTEOS膜6を形成した後に、前記配線膜2上のプラズマTEOS膜6を選択的にエッチングしてビアコンタクト孔7を形成する。そして、前記コンタクト孔7内を含む基板全面にバリアメタル膜8を介してタングステン膜を形成した後に、該タングステン膜をエッチバックして前記コンタクト孔7内にタングステンプラグ9を埋設し、該タングステンプラグ9上に上層の配線膜を形成するものである。

請求項（抜粋）：

半導体基板上に形成した下層の配線膜上に層間絶縁膜を介してコンタクト孔を形成し、該コンタクト孔内にタングステンプラグを埋設した後に、該タングステンプラグ上に上層の配線膜を形成するボーダーレスコンタクト構造から成る半導体装置の製造方法において、前記下層の配線膜の側壁部にサイドウォールスペーサ膜を形成した後に該サイドウォールスペーサ膜をエッチングストッパとして前記配線膜上の層間絶縁膜を選択的にエッチングしてコンタクト孔を形成することを特徴とする半導体装置の製造方法。