特許

J-GLOBAL ID：200903044958236258

マルチプロセッサ

発明者： 柏山 由紀
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 武 顕次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平4-323332
公開番号（公開出願番号）：特開平6-175989
出願日： 1992年12月02日
公開日（公表日）： 1994年06月24日
要約：

【要約】【目的】 CISCプロセッサアプリケーションプログラム資産を活かすことが可能で、かつ、RR型演算、浮動小数点演算に対してRISCプロセッサを用いたより効率的なデータ処理を行うマルチプロセッサを得る。【構成】 本発明のマルチプロセッサは、RISC-ENABLEフラグ10が“0”のとき、CISCプロセッサ100の処理が有効となり、また、該フラグ10が“1”の場合、RISCプロセッサ200が有効となるように動作する。両プロセッサには、CISCプロセッサに対する命令列とRISCプロセッサに対する命令列とが混在する命令列が同時に与えられる。RISCプロセッサに対する命令列の前後に設けられる本発明による命令により前記フラグが制御され、CISCプロセッサとRISCプロセッサとの切り替えが行われる。これにより、両プロセッサは、連携して効率的に命令列の実行を行うことができる。

請求項（抜粋）：

少なくとも2つのCPUコアを有するマルチプロセッサにおいて、前記CPUコアの少なくとも1つが、マイクロプログラム制御方式のプロセッサであり、他のCPUコアが前記CPUコアと命令制御方式が異なるプロセッサであることを特徴とするマルチプロセッサ。

IPC (3件)：

G06F 15/16 410 ,  G06F 9/28 320 ,  G06F 9/38 370

引用特許：

審査官引用 (3件)

• 特開平3-227177
  
• 特開平4-195226
  
• 特開昭54-052942