特許
J-GLOBAL ID：200903044960813920
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
五十嵐 省三
公報種別：公開公報
出願番号（国際出願番号）：特願平8-278665
公開番号（公開出願番号）：特開平10-107281
出願日： 1996年09月30日
公開日（公表日）： 1998年04月24日
要約：
【要約】【課題】 MOS半導体装置において、ゲート酸化層が薄膜化すると、ホットキャリアによる素子の劣化が進み、信頼性が低下する。【解決手段】 P-型単結晶シリコン基板1上にゲート酸化層2を形成し、その上に、ゲート電極4を形成する。さらに、ゲート電極4及びシリコン基板1上に層間酸化層8を形成する。層間酸化層8に窒素をイオン注入することにより層間酸化層8内にOH基をトラップする窒素含有酸化層12を形成する。
請求項（抜粋）：
半導体基板(1)と、該半導体基板上に設けられたゲート電極(4)と、該ゲート電極と前記半導体基板との間に設けられたゲート絶縁層(2)と、前記ゲート電極及び前記半導体基板上に設けられた層間酸化層(8)と、該層間絶縁層内にOH基をトラップするOH基トラップ手段(12、13、15)とを具備する半導体装置。
IPC (2件)：
FI (2件)：
H01L 29/78 301 G
, H01L 21/318 C
