特許

J-GLOBAL ID：200903044978085671

メモリ監視方式

発明者： 玉井 秀明
出願人/特許権者： 日本電気エンジニアリング株式会社
代理人 (1件)： 福山 正博
公報種別：公開公報
出願番号（国際出願番号）：特願平9-279868
公開番号（公開出願番号）：特開平11-102325
出願日： 1997年09月26日
公開日（公表日）： 1999年04月13日
要約：

【要約】【課題】メモリのパリティチェック以外に、その他の動作異状状態を監視して高信頼性を実現するメモリ監視方式を提供する。【解決手段】データ格納メモリ10、アドレス格納メモリ20、空アドレス格納メモリ30のパリティ挿入部11、21、31とパリティ異常検出部12、23、32に加えて使用マップ監視部40、未使用マップ監視部50及びサーチ監視部60を設けチェーン毎のアドレス複合、アドレス消失、異状チェーン発生を検出する。

請求項（抜粋）：

メモリにパリティ挿入部を介してデータを入力し、前記メモリの出力データのパリティ異常を検出するパリティ異常検出部を有するメモリ監視方式において、前記メモリの空アドレスの状況を監視する未使用マップ監視部を備えることを特徴とするメモリ監視方式。

IPC (5件)：

G06F 12/16 310 ,  H04L 12/24 ,  H04L 12/26 ,  H04L 12/28 ,  H04Q 3/00

FI (4件)：

G06F 12/16 310 D ,  H04Q 3/00 ,  H04L 11/08 ,  H04L 11/20 H