特許
J-GLOBAL ID：200903044995107875

半導体素子及びその製造方法

発明者：
金 吉 浩

金 吉 浩 について


出願人/特許権者：
株式会社ハイニックスセミコンダクター

株式会社ハイニックスセミコンダクター について


代理人 (1件)： 特許業務法人共生国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2002-255966
公開番号（公開出願番号）：特開2003-133414
出願日： 2002年08月30日
公開日（公表日）： 2003年05月09日
要約：
【要約】【課題】 過度のエッチングによる素子の損失を防止して、素子の動作特性及び信頼性を向上させる半導体素子及びその製造方法を提供する。【解決手段】 半導体基板101上部に備えられMIMキャパシタの下部電極として使用される下部金属配線108と、前記下部金属配線の上部に備えられる蓄電絶縁膜パターン112、114と、前記蓄電絶縁膜パターンの上部に形成され、前記下部金属配線の一側に接続する第1ビアコンタクトプラグと、前記蓄電絶縁膜パターンに接続してMIMキャパシタの上部電極として使用される並列アレイ構造の第2ビアコンタクトプラグ123を備えた層間絶縁膜117と、前記層間絶縁膜上に形成され、前記第1ビアコンタクトプラグ及び第2ビアコンタクトプラグに接続する上部金属配線129、127、125とを備える。
請求項（抜粋）：
半導体基板上部に備えられMIM(Metal-Insulator-Metal)キャパシタの下部電極として使用される下部金属配線と、前記下部金属配線の上部に備えられる蓄電絶縁膜パターンと、前記蓄電絶縁膜パターンの上部に形成され、前記下部金属配線の一側に接続する第1ビアコンタクトプラグと、前記蓄電絶縁膜パターンに接続してMIMキャパシタの上部電極として使用される並列アレイ構造の第2ビアコンタクトプラグを備えた層間絶縁膜と、前記層間絶縁膜上に形成され、前記第1ビアコンタクトプラグ及び第2ビアコンタクトプラグに接続する上部金属配線とを備えることを特徴とする半導体素子。
IPC (3件)：
H01L 21/768 ,  H01L 21/8242 ,  H01L 27/108
FI (2件)：
H01L 21/90 A ,  H01L 27/10 661
Fターム (39件)：
5F033HH08 ,  5F033HH18 ,  5F033HH33 ,  5F033JJ19 ,  5F033KK08 ,  5F033KK18 ,  5F033KK33 ,  5F033MM08 ,  5F033MM13 ,  5F033PP19 ,  5F033QQ03 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ12 ,  5F033QQ25 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR09 ,  5F033RR11 ,  5F033VV10 ,  5F033VV16 ,  5F033XX01 ,  5F033XX03 ,  5F033XX14 ,  5F033XX28 ,  5F083AD11 ,  5F083JA05 ,  5F083JA19 ,  5F083JA36 ,  5F083JA39 ,  5F083JA40 ,  5F083JA56 ,  5F083MA06 ,  5F083MA16 ,  5F083MA18 ,  5F083PR03 ,  5F083PR07
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM