特許
J-GLOBAL ID：200903045034230829
データ処理装置
発明者：
出願人/特許権者：
代理人 (1件)：
春日 讓
公報種別：公開公報
出願番号（国際出願番号）：特願平4-187063
公開番号（公開出願番号）：特開平6-035695
出願日： 1992年07月14日
公開日（公表日）： 1994年02月10日
要約：
【要約】【目的】 データ又は命令の誤り判断処理を、プロセッサのデータ処理速度に適合させ、データ又は命令の処理が高速化されたデータ処理装置を実現する。【構成】 命令フェッチ段7は、プロセッサ10の処理に同期してデータと冗長信号5とをフェッチする。命令フェッチ段7は、フェッチしたデータと冗長信号5とを偶奇判断回路12に供給し、データをデコード段8に供給する。偶奇判断回路12は、データと冗長信号5とパリティ有効信号4とからデータが使用可か否かを判断し、判断結果を示す偶奇判断結果信号11をデコード段8に供給する。デコード段8は、供給されたデ-タをデコードし、偶奇判断回路12から供給された偶奇判断結果信号11により、デ-タが使用可か否かを判別する。使用不可であれば、デコード段8は、デコードを停止する。データが使用可能であれば、デコード段8は、デコードしたデータ又は命令を命令実行段9に供給する。
請求項（抜粋）：
供給されるデータ又は命令を実行する命令実行部と、命令実行部から出力されるアドレス信号をデコードし、出力するとともに、冗長信号有効信号を出力するアドレスデコーダと、データ及び命令を記憶し、データ又は命令読みだし時には、アドレスデコーダから出力されるアドレス信号に従って、データ又は命令を出力するとともに、このデータ又は命令の冗長信号を出力する記憶手段と、上記記憶手段から出力されるデータ又は命令と、上記冗長信号とをフェッチする命令フェッチ部と、上記命令フェッチ部にフェッチされたデータ又は命令の2進化情報の1又は0の合計数と、冗長信号と、アドレスデコーダから出力された冗長信号有効信号とに基づいて、データ又は命令が使用可能か不可能かを示す偶奇判断結果信号を出力する偶奇判断部と、偶奇判断部から出力される偶奇判断結果信号に従って、命令フェッチ部にフェッチされたデータ又は命令が使用可能か不可能かを判断し、使用可能の場合には、上記データ又は命令をデコードし、上記命令実行部に供給する命令デコード部と、 を備えることを特徴とするデータ処理装置。
IPC (3件)：
G06F 9/30 310
, G06F 15/42
, G06F 15/62 390
