特許

J-GLOBAL ID：200903045039079436

半導体集積回路

発明者： 池田 毅 ,  宮城 弘
出願人/特許権者： 新潟精密株式会社
代理人 (1件)： 橘 和之
公報種別：公開公報
出願番号（国際出願番号）：特願2001-220882
公開番号（公開出願番号）：特開2002-261167
出願日： 2001年07月23日
公開日（公表日）： 2002年09月13日
要約：

【要約】【課題】 ICチップのコア部に存在する無駄なデッドスペースを少なくし、半導体集積回路の集積度を更に向上できるようにする。【解決手段】 複数のパッド2を半導体チップ1上に配列したときにコーナー部6に生じる空きスペースを有効に利用して、本来はコア部4に配置されるコンデンサ5の幾つかをこの空きスペース6に配置することにより、MOS素子等とコンデンサとが混在したコア部4のレイアウトを行いやすくして無駄なデッドスペースを少なくすることができるようにし、半導体チップ1の集積度を向上させることができるようにする。

請求項（抜粋）：

複数のパッドが配列されるパッド領域と、回路が配置されるコア領域とを有する半導体集積回路において、上記複数のパッドの配列上生じる上記パッド領域の空きスペースに受動素子を配置したことを特徴とする半導体集積回路。

IPC (3件)：

H01L 21/82 ,  H01L 21/822 ,  H01L 27/04

FI (4件)：

H01L 21/82 D ,  H01L 27/04 E ,  H01L 27/04 A ,  H01L 21/82 P

Fターム (17件)：

5F038AZ04 ,  5F038BE09 ,  5F038CA02 ,  5F038CA10 ,  5F038DF12 ,  5F038EZ20 ,  5F064BB21 ,  5F064CC02 ,  5F064CC09 ,  5F064CC22 ,  5F064CC23 ,  5F064DD18 ,  5F064DD42 ,  5F064DD44 ,  5F064DD50 ,  5F064EE08 ,  5F064EE52