特許

J-GLOBAL ID：200903045085928170

半導体装置

発明者： 森川 武則
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平5-291558
公開番号（公開出願番号）：特開平7-176620
出願日： 1993年10月28日
公開日（公表日）： 1995年07月14日
要約：

【要約】【目的】 素子の微細化。コレクタ抵抗を低減化し、浮遊容量を削減して回路動作の高速化を図る。【構成】 シリコン基板1上のシリコン酸化膜3上に、シリコン窒化膜9およびBPSG膜10からなる絶縁膜中に埋設された2つの島領域を設け、各島領域内に、それぞれp+ 型コレクタ領域4、エピタキシャル領域6、n+ 型ベース領域11、p+ 型エミッタ領域14からなるトランジスタQ1と、n+ 型コレクタ領域5、エピタキシャル領域6、p+ 型ベース領域12、n+ 型エミッタ領域15からなるトランジスタQ2を形成する。両トランジスタ間にコレクタ接続電極となるタングステン膜8を形成し、タングステンプラグ16を介してコレクタ電極21に接続する。

請求項（抜粋）：

絶縁性基板上または半導体基板の表面に設けられた第1の絶縁膜上に、複数の、下層に高不純物濃度半導体層を有する半導体島領域が第2の絶縁膜に埋設して設けられ、各半導体島領域にはそれぞれ前記高不純物濃度半導体層をコレクタ領域とするバイポーラトランジスタが形成されている半導体装置において、前記絶縁性基板上または前記第1の絶縁膜上には、複数の前記高不純物濃度半導体層を相互に接続する導電体が形成されていることを特徴とする半導体装置。

IPC (5件)：

H01L 21/8228 ,  H01L 27/082 ,  H01L 27/12 ,  H01L 21/331 ,  H01L 29/73

FI (2件)：

H01L 27/08 101 C ,  H01L 29/72