特許
J-GLOBAL ID:200903045092835277
A/D変換回路、A/D変換方法及び半導体集積回路
発明者:
出願人/特許権者:
代理人 (8件):
鈴江 武彦
, 河野 哲
, 中村 誠
, 蔵田 昌俊
, 峰 隆司
, 福原 淑弘
, 村松 貞男
, 橋本 良郎
公報種別:公開公報
出願番号(国際出願番号):特願2007-167977
公開番号(公開出願番号):特開2009-010519
出願日: 2007年06月26日
公開日(公表日): 2009年01月15日
要約:
【課題】アナログ部の設計期間の長期化を回避し、アナログ部で発生するA/D変換器の非線形性歪を補正することのできるA/D変換回路、A/D変換方法及び半導体集積回路を提供する。【解決手段】アナログ入力値の変化に追従し、所定のタイミングでアナログ入力値をホールドしてアナログ入力ホールド値を出力するトラックホールド回路(12)と、所定の複数の参照値を生成する参照値生成回路(13)と、前記アナログ入力ホールド値とそれぞれの参照値とを増幅する複数のプリアンプ(14)と、前記それぞれのプリアンプ出力に対応したロジック信号を発生するコンパレータ(15)と、前記コンパレータで発生された前記ロジック信号を所定コードのデジタル出力値に変換するエンコーダ(16)とを備え、前記エンコーダは、前記ロジック信号を前記所定コードに変換する変換ロジックを外部からの補正用データに基づいて変更するA/D変換回路である。【選択図】図2
請求項(抜粋):
アナログ入力値の変化に追従し、所定のタイミングでアナログ入力値をホールドしてアナログ入力ホールド値を出力するトラックホールド回路と、
所定の複数の参照値を生成する参照値生成回路と、
前記アナログ入力ホールド値とそれぞれの参照値とを増幅する複数のプリアンプと、
前記それぞれのプリアンプ出力に対応したロジック信号を発生するコンパレータと、
前記コンパレータで発生された前記ロジック信号を所定コードのデジタル出力値に変換するエンコーダとを備え、
前記エンコーダは、前記ロジック信号を前記所定コードに変換する変換ロジックを外部からの補正用データに基づいて変更することを特徴とするA/D変換回路。
IPC (2件):
FI (2件):
Fターム (12件):
5J022AA06
, 5J022AB01
, 5J022AC04
, 5J022BA03
, 5J022BA04
, 5J022CA10
, 5J022CB02
, 5J022CD01
, 5J022CD02
, 5J022CD03
, 5J022CF01
, 5J022CF02
引用特許:
出願人引用 (1件)
-
電子回路装置
公報種別:公開公報
出願番号:特願2005-128499
出願人:シャープ株式会社
前のページに戻る