特許
J-GLOBAL ID:200903045153682258
同期メモリ装置
発明者:
,
,
,
,
,
出願人/特許権者:
代理人 (1件):
山川 政樹
公報種別:公開公報
出願番号(国際出願番号):特願2003-200585
公開番号(公開出願番号):特開2004-079157
出願日: 2003年07月23日
公開日(公表日): 2004年03月11日
要約:
【課題】クロック・データ・スキューを最小限に抑えられるバス・システムに適する同期メモリ装置を得ること。【解決手段】クロック・データ・スキューを最小限に抑えるバス・システムには、送信クロック用のクロック線セグメントと、受信クロック用のクロック線セグメントとが含まれ、それらのセグメントは、一端にある折返し部によって相互に結合されていおり、そのようなバス・システムに、上記の同期メモリ装置は、1または複数を結合できる。同期メモリ装置は、書込みデータが受信クロックと同じ方向に同時的に進行し、読取りデータが送信クロックと同じ方向に同時的に送信するように構成され、且つ、書込みデータおよび読取りデータのデータビットが、受信クロックおよび送信クロックの2倍の周波数で転送されるデュアル・エッジ転送に従って受信および送信される。【選択図】 図5
請求項(抜粋):
データを記憶するダイナミック・メモリ・セルのアレイを含む集積回路の同期メモリ装置であって、
書込みデータおよび受信クロックを受ける入力回路を備え、書込みデータは前記受信クロックと同じ方向に同時的に進行し、書込みデータは、そのデータビットが前記受信クロックの2倍の周波数で転送されるデュアル・エッジ転送に従って受信されるものであり、
読取りデータを送信クロックと同じ方向に同時的に送信する送信回路を備え、読取りデータは、そのデータビットが前記送信クロックの2倍の周波数で転送されるデュアル・エッジ転送に従って送信されるものである
ことを特徴とする、同期メモリ装置。
IPC (4件):
G11C11/407
, G06F1/12
, G06F12/00
, G11C11/401
FI (5件):
G11C11/34 362S
, G06F12/00 564D
, G06F12/00 597D
, G06F1/04 340D
, G11C11/34 362Z
Fターム (14件):
5B060CC03
, 5B060MB00
, 5M024AA44
, 5M024AA49
, 5M024BB27
, 5M024BB33
, 5M024BB34
, 5M024DD83
, 5M024GG01
, 5M024JJ03
, 5M024JJ34
, 5M024JJ38
, 5M024PP01
, 5M024PP07
引用特許:
審査官引用 (4件)
-
特表平5-515765
-
特開平2-018658
-
特開平3-259619
前のページに戻る