特許
J-GLOBAL ID:200903045174724562

消費電力低減回路

発明者:
出願人/特許権者:
代理人 (1件): 山内 梅雄
公報種別:公開公報
出願番号(国際出願番号):特願平10-123899
公開番号(公開出願番号):特開平11-305894
出願日: 1998年04月20日
公開日(公表日): 1999年11月05日
要約:
【要約】【課題】 受信側の接続状態に応じて送信側の出力を制御して消費電力の低減を簡素な構成で実現する消費電力低減回路を提供すること。【解決手段】 マザーボード30を介して複数のパッケージ間で信号送受が行われる際に、受信側パッケージがマザーボード30に実装されることによって、受信側パッケージの実装状態をマザーボード30経由で送信信号の送信元となる送信側パッケージ31に通知するようにした。そして、送信側パッケージ31では送信先となる受信側パッケージが実装されていない場合は出力ドライバを駆動しないでハイインピーダンス状態にし、送信先となる受信側パッケージが実装されている場合のみ出力ドライバを駆動するようした。これにより、送信先となる受信側パッケージが実装されていない場合に無駄に消費される送信側パッケージの出力ドライバの電力を削減することができるようになる。
請求項(抜粋):
所定の送信信号を生成する送信信号生成手段と、この送信信号生成手段によって生成された送信信号を出力する出力ドライバと、この出力ドライバによって出力された送信信号を受信する受信手段と、所定の信号伝送路を介して前記出力ドライバとこの受信手段とが接続されているか否かを表わす接続状態情報を出力する接続状態情報出力手段と、この接続状態情報出力手段によって出力された接続状態情報を受信し、この接続状態情報が前記出力ドライバと前記受信手段とは接続されていないことを表わしているときに前記出力ドライバによる送信信号の出力を停止する出力ドライバ停止手段とを具備することを特徴とする消費電力低減回路。
IPC (2件):
G06F 3/00 ,  G06F 1/32
FI (2件):
G06F 3/00 R ,  G06F 1/00 332 B
引用特許:
審査官引用 (2件)
  • メモリ増設システム
    公報種別:公開公報   出願番号:特願平4-238403   出願人:セイコーエプソン株式会社
  • 特開昭58-118078

前のページに戻る