特許
J-GLOBAL ID:200903045190424986

半導体装置の製造方法及び電子線露光方法

発明者:
出願人/特許権者:
代理人 (1件): 渡部 温
公報種別:公開公報
出願番号(国際出願番号):特願2001-038319
公開番号(公開出願番号):特開2001-308004
出願日: 2001年02月15日
公開日(公表日): 2001年11月02日
要約:
【要約】【課題】 分割されたパターンをマスク上に形成し、レジストに転写して半導体装置のパターンを形成する際に、転写されたパターンの接続部の線幅変化を小さくし、分割されたパターンを確実に接続できるような半導体装置の製造方法を提供すること。【解決手段】 (a)隣接する分割パターンの内の第1のパターンの接続端部に、先端方向に行くに従って線幅が細くなるような凸部を形成し、該凸部の長さがパターン幅の1〜5倍となるように、第1のマスクを作成する工程と、(b)隣接する分割パターンの内の第2のパターンの接続端部に、第1のパターンの凸部と相補的な形状を有する凹部を形成し、該凹部の長さがパターン幅の1〜5倍となるように、第2のマスクを作成する工程と、(c)第1及び第2のマスクを用いて、第1のパターンの凸部と第2のパターンの凹部とを組み合わせるように、第1及び第2のパターンをレジストに転写する工程とを具備する。
請求項(抜粋):
所望のパターンを分割して得られる複数の分割パターンをそれぞれのマスク上に作成し、電子線露光装置を用いてそれぞれのマスクの分割パターンをウエハ上に塗布したレジストに転写することにより、前記所望のパターンを形成する半導体装置の製造方法であって、(a)互いに隣接する複数の分割パターンの内の第1のパターンの接続端部に、先端方向に行くに従って線幅が細くなるような凸部を形成し、該凸部の長さがパターン幅の1〜5倍となるように、第1のマスクを作成する工程と、(b)前記互いに隣接する複数の分割パターンの内の第2のパターンの接続端部に、前記第1のパターンの凸部と相補的な形状を有する凹部を形成し、該凹部の長さがパターン幅の1〜5倍となるように、第2のマスクを作成する工程と、(c)前記第1及び第2のマスクを用いて、前記第1のパターンの凸部と前記第2のパターンの凹部とを組み合わせるように、前記第1及び第2のパターンをウエハ上に塗布したレジストに転写する工程と、を具備することを特徴とする前記方法。
IPC (3件):
H01L 21/027 ,  G03F 1/16 ,  G03F 7/20 504
FI (4件):
G03F 1/16 B ,  G03F 7/20 504 ,  H01L 21/30 541 M ,  H01L 21/30 541 S
Fターム (14件):
2H095BA05 ,  2H095BA08 ,  2H095BB02 ,  2H095BB33 ,  2H095BB36 ,  2H095BC09 ,  2H097AA12 ,  2H097CA16 ,  2H097JA02 ,  2H097LA10 ,  5F056AA06 ,  5F056CA05 ,  5F056CC12 ,  5F056CD16

前のページに戻る