特許

J-GLOBAL ID：200903045190729663

半導体装置の製造方法

発明者： 岸田 基也
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-215913
公開番号（公開出願番号）：特開2003-031557
出願日： 2001年07月16日
公開日（公表日）： 2003年01月31日
要約：

【要約】【課題】ライン幅を小さくでき、かつスペース幅の広がりを抑制できるトリミングプロセスを実現すること。【解決手段】一定の距離をおいて隔てられた2本のラインパターンを含み、かつこれらのラインパターンの各々はその長手方向の内側および外側の側面表面にシリコン酸化膜12が形成され、かつシリコン酸化膜12の膜厚は内側の側面よりも外側の側面のほうが厚い、多結晶シリコン膜6からなるマスクパターンを形成する。その後、シリコン酸化膜12を除去して、多結晶シリコン膜6からなるマスクパターンをトリミングする。

請求項（抜粋）：

一定の距離をおいて隔てられた複数のラインパターンを含み、かつ前記複数のラインパターンの各々はその長手方向の二つの側面が変質し、かつこれらの側面のうち、両端の2つのラインパターンの外側の側面における変質量が最も多い、マスクパターンを形成する工程と、前記ラインパターンの変質された部分をエッチングにより除去し、前記マスクパターンをトリミングする工程とを有することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/3065 ,  G03F 7/20 521 ,  H01L 21/027

FI (4件)：

G03F 7/20 521 ,  H01L 21/302 J ,  H01L 21/30 502 P ,  H01L 21/30 516 Z

Fターム (18件)：

5F004AA16 ,  5F004DA00 ,  5F004DA18 ,  5F004DB02 ,  5F004DB03 ,  5F004DB07 ,  5F004EA03 ,  5F004EA06 ,  5F004EA07 ,  5F004EA10 ,  5F004EA14 ,  5F004EA19 ,  5F004EA28 ,  5F004FA02 ,  5F004FA08 ,  5F046AA25 ,  5F046DA29 ,  5F046DA30