分散メモリ型並列計算機のキャッシュ制御方式

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：大菅義之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-167903
公開番号（公開出願番号）：特開平8-030568
出願日： 1994年07月20日
公開日（公表日）： 1996年02月02日
要約：

【要約】【目的】本発明は、分散メモリ型並列計算機において、各PEに分散して存在している主メモリをシステム全体で1つの広大なメモリ空間が存在しているように動作させる分散共有メモリシステムにおいて、前記主メモリの一部をキャッシュ領域とすることによりキャッシュ領域を拡大してリモートPEからデータを転送する確率を減少させることにより動作を高速化する方式を提供することを目的とする。【構成】プロセッサ1はアドレスバス2を介してアドレスをキャッシュ領域アクセス部3内のアドレス検出手段4に転送する。前記アドレス検出部4においてタグがヒットした場合には、アドレス変換部10で生成されたアドレスは主メモリ制御装置6に転送される。主メモリ8の一部には前述したキャッシュ領域9が設けられる。このキャッシュ領域9は主メモリ8の領域の一部を分割して構成されるが、この主メモリ8とキャッシュ領域9とが主メモリ制御装置6によってアクセスされる。

請求項（抜粋）：

プロセッサと主メモリからなるプロセシングエレメント(PE)が相互結合網で多数接続された分散メモリ型並列計算機において、前記主メモリを制御する主メモリ制御手段と、前記主メモリの一部に設けられたキャッシュ領域を前記主メモリ制御手段を介してアクセスするキャッシュ領域アクセス手段とを具備することを特徴とする分散メモリ型並列計算機のキャッシュ制御方式。

IPC (3件)：

G06F 15/163 , G06F 12/06 530 , G06F 12/08

引用特許：

審査官引用 (5件)

並列計算機
公報種別：公開公報出願番号：特願平4-249193 出願人：株式会社日立製作所
特開平4-291660
特開平2-244253

全件表示

前のページに戻る