特許

J-GLOBAL ID：200903045198398925

絶縁ゲート型バイポーラトランジスタ

発明者： 岩室 憲幸
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 山口 巖
公報種別：公開公報
出願番号（国際出願番号）：特願平3-195592
公開番号（公開出願番号）：特開平5-041524
出願日： 1991年08月06日
公開日（公表日）： 1993年02月19日
要約：

【要約】【目的】IGBTのオン電圧とターンオフ時間のトレードオフ関係を克服し、オン電圧を大きくしないでスイッチング時間を改善する。【構成】nチャネルIGBTのライフタイム制御処理をしないでドレイン電極の接触するp+ 層の不純物濃度を1.0×1016cm-3以上で1.0×1017cm-3以下とし、隣接n+ バッファ層の不純物濃度をそのp+ 層の不純物濃度以下とすることにより、ターンオフ時の拡散電流成分を低く抑えてターンオフ時間を短くすることができる。

請求項（抜粋）：

半導体素体が、n型の第一層、その第一層の一面側の表面層内に選択的に形成されたp型の第一領域、その第一領域の表面層内に選択的に形成されたn型の第二領域および第一層の他面側にn型で第一層より高不純物濃度の第二層を介して形成されたp型の第三層を有し、その半導体素体の第一層と第二領域にはさまれた第一領域表面上に絶縁膜を介してゲート電極が設けられ、第一領域表面および第二領域表面に共通にソース電極が、第三層表面にドレイン電極がそれぞれ接触するものにおいて、半導体素体はライフタイム制御処理が施されず、第三層の不純物濃度が1.0×1016cm-3以上で1.0×1017cm-3以下であり、第二層の不純物濃度が第三層の不純物濃度より低いことを特徴とする絶縁ゲート型バイポーラトランジスタ。