特許

J-GLOBAL ID：200903045216341278

半導体装置及びその製造方法

発明者： 幸 康一郎 ,  久保 実 ,  森本 廉 ,  森田 清之
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-299524
公開番号（公開出願番号）：特開2001-119034
出願日： 1999年10月21日
公開日（公表日）： 2001年04月27日
要約：

【要約】【課題】 素子面積が小さくかつ高速動作するMOS型トランジスタ、共鳴トンネル素子およびそれらを組み合わせたSRAMを実現する。【解決手段】 SOI基板上にシフトマスクと結晶異方性エッチングを使ってシリコン基板面に対して立った形状のSi層を形成後、UHV-CVDで表面にエピ層を形成してMOSのチャネルと共鳴トンネル素子の障壁構造を形成する。

請求項（抜粋）：

半導体基板表面に対して垂直な半導体層を素子の一部として有し、前記半導体層中にチャネル領域を有することを特徴とするMOS(Metal on Semiconductor)型トランジスタまたはFET(Field Effect Transistor)を含む半導体装置。

IPC (4件)：

H01L 29/786 ,  H01L 21/8244 ,  H01L 27/11 ,  H01L 29/94

FI (3件)：

H01L 29/94 ,  H01L 29/78 626 Z ,  H01L 27/10 381

Fターム (26件)：

5F083BS04 ,  5F083BS10 ,  5F083BS29 ,  5F083BS35 ,  5F083BS43 ,  5F083BS44 ,  5F083BS45 ,  5F083GA01 ,  5F083JA21 ,  5F083JA32 ,  5F083PR03 ,  5F083PR07 ,  5F083PR21 ,  5F110AA01 ,  5F110BB07 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110EE09 ,  5F110FF02 ,  5F110FF23 ,  5F110GG01 ,  5F110GG02 ,  5F110GG19 ,  5F110GG44 ,  5F110QQ05