特許

J-GLOBAL ID：200903045251069823

メモリアクセス制御装置

発明者： 横川 猛
出願人/特許権者： 日本電気エンジニアリング株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-056425
公開番号（公開出願番号）：特開平7-271655
出願日： 1994年03月28日
公開日（公表日）： 1995年10月20日
要約：

【要約】【目的】 読出アクセスのタイミングが異なる場合でも、データを共用化する。【構成】 メモリ3から直前に読出されたデータをバッファ20に格納しておく。アクセスの入力タイミング及びアクセスにかかるアドレス同士を判定し、読出しアドレス同士が同一で、かつ2つのユーザから連続して読出しアクセスがあったときにはメモリ3ではなく、バッファ20からデータをユーザに送ることにより、データを共用できる。

請求項（抜粋）：

第1及び第2の装置によるメモリのアクセスを制御するメモリアクセス制御装置であって、前記第1の装置により前記メモリから直前に読出されたデータが格納されたバッファ手段と、前記第1の装置の読出アクセス要求の入力に連続して前記第2の装置の読出アクセス要求が入力され、かつ両アクセス要求にかかる読出アドレス同士が同一であるとき前記バッファ手段に格納されているデータを前記第2の装置に送出する制御手段とを有することを特徴とするメモリアクセス制御装置。