特許

J-GLOBAL ID：200903045254680841

メモリ制御装置

発明者： 加藤 晴久 ,  立川 博英
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 谷 義一 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-166412
公開番号（公開出願番号）：特開平6-005073
出願日： 1992年06月24日
公開日（公表日）： 1994年01月14日
要約：

【要約】【目的】 消費電力を低下させる。【構成】 アクセス対象のメモリブロックをセレクタ30により検出し、アクセス対象のメモリブロックを高速リフレッシュモードに設定する。他のメモリブロックを低電力消費リフレッシュモードに設定する。

請求項（抜粋）：

複数のメモリブロックの中の特定のメモリブロックに対してアクセスを指示する信号を外部から受け付け、アクセスを行う第1メモリブロックと該アクセスを行わない第2メモリブロックとを前記信号に基づき選択する選択手段と、該選択手段の選択結果に基づき、前記第1メモリブロックを高速リフレッシュモードに設定し、前記第2メモリブロックを低電力消費リフレッシュモードに設定する制御手段とを具えたことを特徴とするメモリ制御装置。