特許

J-GLOBAL ID：200903045264540614

半導体集積回路及びその検査方法

発明者： 仲島 幸孝
出願人/特許権者： シャープ株式会社
代理人 (1件)： 小森 久夫
公報種別：公開公報
出願番号（国際出願番号）：特願2001-030982
公開番号（公開出願番号）：特開2002-236147
出願日： 2001年02月07日
公開日（公表日）： 2002年08月23日
要約：

【要約】【課題】アナログ測定を基本として検査を実施しているために検査困難であった論理回路部の検査を完全にディジタル判定可能とする半導体集積回路及びその検査方法を提供する。【解決手段】階調電圧無効回路(トランジスタスイッチ1)と、試験装置14のコンパレータ19で識別可能なパルス電圧を出力するパルス発生回路2と、パルス電圧を複数の基準電圧ライン5へ単位時間ごとにシフトして供給するパルスシフト回路3と、を液晶ドライバLSI33に設け、階調電圧の供給を階調電圧無効回路(トランジスタスイッチ1)で無効にして、パルス電圧をパルスシフト回路3で第1の単位時間ごとにシフトして複数の基準電圧ライン5へ供給するとともに、第2の単位時間ごとに基準電圧ライン5の電圧出力端子12への接続をDAコンバータ回路20aで切り替えながら、電圧出力端子12から出力されたパルス電圧の出力値と期待値との比較をコンパレータ19で行う。

請求項（抜粋）：

基準電圧入力端子から印加した電圧を複数の抵抗により複数の異なる電圧値の階調電圧に分圧し、各階調電圧をそれぞれ異なる階調電圧ラインへ供給する階調電圧生成回路と、データ入力端子から入力したディジタルデータに応じて、電圧出力端子から出力する階調電圧を供給する該階調電圧ラインを選択可能なDAコンバータ回路と、を備えた半導体集積回路において、該階調電圧生成回路から該複数の階調電圧ラインへの階調電圧の供給を無効にする階調電圧無効回路と、試験装置のコンパレータで識別可能な電圧幅のパルス電圧を出力するパルス発生回路と、該パルス発生回路から出力されたパルス電圧を単位時間ごとにシフトして該複数の階調電圧ラインへ供給するパルスシフト回路と、を備えたことを特徴とする半導体集積回路。

IPC (3件)：

G01R 31/316 ,  G01R 31/28 ,  G02F 1/133 575

FI (3件)：

G02F 1/133 575 ,  G01R 31/28 C ,  G01R 31/28 V

Fターム (23件)：

2G132AA11 ,  2G132AB01 ,  2G132AC03 ,  2G132AC07 ,  2G132AD01 ,  2G132AE14 ,  2G132AK17 ,  2G132AK20 ,  2G132AL09 ,  2H093NA16 ,  2H093NA51 ,  2H093NC03 ,  2H093NC22 ,  2H093NC24 ,  2H093NC25 ,  2H093NC26 ,  2H093NC29 ,  2H093NC58 ,  2H093NC59 ,  2H093ND06 ,  2H093ND53 ,  2H093ND56 ,  2H093NE07