特許

J-GLOBAL ID：200903045284432079

半導体集積回路装置および液晶表示装置

発明者： 藤岡 恭弘 ,  黒川 一成 ,  片柳 浩 ,  後藤 充 ,  尾手 幸秀 ,  小倉 明 ,  縣 健太郎
出願人/特許権者： 株式会社日立製作所 ,  日立デバイスエンジニアリング株式会社
代理人 (1件)： 秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平9-298227
公開番号（公開出願番号）：特開平11-133926
出願日： 1997年10月30日
公開日（公表日）： 1999年05月21日
要約：

【要約】【課題】 構成するトランジスタのソース・ドレイン間耐圧以上の電圧を出力可能とするスイッチ回路を備えた半導体集積回路装置を提供する。【解決手段】 第1の入力端子と共通出力端子との間に直列に接続される第1導電型の第1のおよび第2のトランジスタと、第2の入力端子と共通出力端子との間に接続される第2の導電型の第3のおよび第4のトランジスタとを有するスイッチ回路と、スイッチ回路を制御するスイッチ制御回路とを備え、スイッチ制御回路は、第2および第4のトランジスタのゲート電極に、第2および第4のトランジスタをオンとする第1および第2のバイアス電圧をそれぞれ印加し、第1および第3のトランジスタのゲート電極に、第1あるいは第3のトランジスタを選択的にオンあるいはオフする制御電圧を印加する。

請求項（抜粋）：

第1の入力端子と共通出力端子との間に接続される第1のスイッチング素子と、第2の入力端子と共通出力端子との間に接続される第2のスイッチング素子とを有し、前記第1のスイッチング素子、あるいは第2のスイッチング素子を選択的にオンあるいはオフすることにより、第1の入力端子または第2の入力端子に入力された信号を共通出力端子に選択して出力するスイッチ回路を備える半導体集積回路装置において、前記スイッチ回路の各スイッチング素子は、ゲート電極に制御電圧が印加される入力端子側トランジスタと、ゲート電極に一定のバイアス電圧が印加される出力端子側トランジスタとが直列に接続されたトランジスタ対で構成されることを特徴とする半導体集積回路装置。

IPC (3件)：

G09G 3/36 ,  G02F 1/133 550 ,  G02F 1/136 500

FI (3件)：

G09G 3/36 ,  G02F 1/133 550 ,  G02F 1/136 500