特許
J-GLOBAL ID:200903045310458960
半導体装置及びその製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
鳥居 洋
公報種別:公開公報
出願番号(国際出願番号):特願平9-128631
公開番号(公開出願番号):特開平10-321623
出願日: 1997年05月19日
公開日(公表日): 1998年12月04日
要約:
【要約】【課題】 本発明は、メタル配線上の層間絶縁膜のメタル配線幅依存の発生を抑制し、配線パッド部上の層間絶縁膜厚が厚くなることを防ぎ、同一層の配線上のヴィアホール厚さを均一にすることを目的する。【解決手段】 この発明の半導体装置は、各配線層上の層間絶縁膜3、5の平坦性が0.3μm以下であるn(nは3以上の整数)層の多層配線構造を有する半導体装置において、(n-1)層以下のボンディングパッド部の配線パッド部6a、6bが孤立する配線部分が生じないようにスペース8a、8bを有してパターニングされている。
請求項(抜粋):
各配線層上の層間絶縁膜の平坦性が0.3μm以下であるn(nは3以上の整数)層の多層配線構造を有する半導体装置において、(n-1)層以下のボンディングパッド用の配線パッド部が孤立する配線部分が生じないように所定のスペースを有してパターニングされていることを特徴とする半導体装置。
IPC (2件):
H01L 21/3205
, H01L 21/60 311
FI (2件):
H01L 21/88 T
, H01L 21/60 311 S
前のページに戻る