特許

J-GLOBAL ID：200903045333624353

パワー半導体装置

発明者： 久本 好明
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-002449
公開番号（公開出願番号）：特開2002-208702
出願日： 2001年01月10日
公開日（公表日）： 2002年07月26日
要約：

【要約】【課題】 ?@ゲートパットを縮小化して有効セル領域の増大化を図り、オン抵抗の低減化を実現する。?APN接合幅の増大化の達成によりツエナーダイオードの電流-電圧特性の改善を図り、静電耐量の大きなパワー半導体装置を得る。【解決手段】 ユニットセル部UCPの周囲及びゲートパット部GPPの周囲を第1方向D1乃至第4方向D4に関して完全に取り囲むチップ周辺部CPP内に、ツエナーダイオード11を配設する。ツエナーダイオード11は、各層が第1方向D1乃至第4方向D4に沿って延在した、N+型層1B-P型層33-N+型層32-P型層31-N+型層1Aの構造を有する。

請求項（抜粋）：

半導体基板と、前記半導体基板の主面内の中央部分を占める第1領域上に形成された複数のMOS構造パワー半導体素子より成り、凹状に窪んだ部分を備えるユニットセル部と、前記半導体基板の前記主面の内で前記ユニットセル部の前記凹状部分で取り囲まれた第2領域の上方に形成された、ワイヤボンディング対象のゲート電極を備えるゲートパット部と、前記半導体基板の前記主面の内で、前記ユニットセル部の周縁部を完全に取り囲む第3領域の上方に形成された、少なくとも1個のツエナーダイオードを備えるチップ周辺部とを備えることを特徴とする、パワー半導体装置。

IPC (9件)：

H01L 29/78 656 ,  H01L 29/78 652 ,  H01L 29/78 653 ,  H01L 29/78 657 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 29/866

FI (8件)：

H01L 29/78 656 A ,  H01L 29/78 652 Q ,  H01L 29/78 653 A ,  H01L 29/78 657 B ,  H01L 27/04 E ,  H01L 27/04 H ,  H01L 27/08 102 F ,  H01L 29/90 D

Fターム (20件)：

5F038AV06 ,  5F038BH05 ,  5F038BH13 ,  5F038CA10 ,  5F038EZ20 ,  5F048AA01 ,  5F048AA02 ,  5F048AB06 ,  5F048AC01 ,  5F048AC10 ,  5F048BA02 ,  5F048BA06 ,  5F048BB05 ,  5F048BB19 ,  5F048BD07 ,  5F048BD09 ,  5F048BF02 ,  5F048CC06 ,  5F048CC15 ,  5F048CC18