特許

J-GLOBAL ID：200903045334132101

半導体装置の製造方法

発明者： 武田 実
出願人/特許権者： ソニー株式会社
代理人 (1件)： 尾川 秀昭
公報種別：公開公報
出願番号（国際出願番号）：特願平3-042540
公開番号（公開出願番号）：特開平5-047917
出願日： 1991年02月13日
公開日（公表日）： 1993年02月26日
要約：

【要約】 (修正有)【目的】 半導体基板の表面部に形成されたトレンチをバイアスECRCVDにより絶縁膜で埋め込む半導体装置の製造方法において、トレンチ外の絶縁膜を除去する。【構成】 半導体基板表面上に平坦化用レジスト膜6を形成し、該平坦化用レジスト膜を上記トレンチ外絶縁膜5aの上部が露出するまで除去し、該平坦化用レジスト膜6をマスクとして絶縁膜をエッチングする。【効果】 平坦化用絶縁膜をトレンチ外絶縁膜上部が露出するまで除去することによりトレンチ内の絶縁膜をマスクしその状態でエッチングするのでトレンチ外の絶縁膜のみを完全に除去できる。

請求項（抜粋）：

半導体基板の表面部に形成されたトレンチをバイアスECRCVDにより絶縁膜で埋め込んだ後半導体基板表面上に生じたトレンチ外絶縁膜を除去する半導体装置の製造方法において、上記埋込み後、半導体基板表面上に少なくとも上記トレンチ外絶縁膜よりも厚く表面が平坦な平坦化用レジスト膜を形成し、上記平坦化用レジスト膜を上記トレンチ外絶縁膜上部が露出するまで除去し、その後、上記平坦化用レジスト膜をマスクとして絶縁膜をエッチングすることを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/76 ,  H01L 21/302 ,  H01L 21/31

引用特許：

審査官引用 (3件)

• 特開平2-275634
  
• 特開昭53-139476
  
• 特開昭50-156199